Programmatore Blaster USB, compatibile con FPGA e CPLD Altera

Produktübersicht

• USB-Programmiergerät für FPGA-Entwicklung
• Kompatibel mit Altera-FPGAs und zugehörigen Entwicklungsboards
• USB 2.0 High-Speed Schnittstelle
• Direkter Zugriff auf JTAG-Schnittstelle der Zielschaltung
• Unbegrenzte Programmierzyklen, keine Lizenzkosten
• Keine externe Stromversorgung erforderlich

Produktbeschreibung

Das USB-Programmiergerät verbindet einen Rechner mit FPGA-Boards, um Konfigurationsdaten auf die Bausteine zu laden. Über die USB-2.0-Verbindung lassen sich Designs direkt in den Flash-Speicher oder flüchtige Konfigurationsspeicher schreiben, ohne eine separate Stromversorgung bereitstellen zu müssen.

Das Gerät nutzt das JTAG-Protokoll, den Industriestandard für Prozessor- und Logik-IC-Programmierung, und spricht damit jeden FPGA mit JTAG-Schnittstelle an. Konfigurationsdateien können unmittelbar nach Änderungen im Design neu eingespielt werden. Die Programmierung erfordert nur das USB-Kabel und die passende Entwicklungsumgebung auf dem Host-Rechner.

Einsatz findet das Gerät bei der Prototypen-Entwicklung mit FPGAs, beim schnellen Testen von Logik-Änderungen oder beim Brennen von Konfigurationen in Produktionsläufen geringer Stückzahl. Hobbyisten und Studierende verwenden es genauso wie Entwickler in kleinen und mittleren Teams.

Der Anschluss erfolgt über die JTAG-Steckdose des Zielboards. Eine Inkompatibilität entsteht nur bei FPGAs anderer Hersteller oder bei proprietären Schnittstellen, die nicht dem JTAG-Standard entsprechen. Die Nutzung setzt eine kompatible Entwicklungsumgebung auf dem PC voraus.

Sicherheitshinweis

Das Gerät ist ausschließlich für den Aufbau von Prototypen sowie Test- und Entwicklungszwecke bestimmt und nicht für den Einbau in den Hausstromkreis geeignet. Arbeiten an oder nahe der Elektroinstallation sind Elektrofachkräften vorbehalten; bei Unklarheiten zur Stromversorgung oder Erdung vor der Inbetriebnahme eine Elektrofachkraft konsultieren.

Lieferumfang

• 1x USB Blaster Programmer, kompatibel zu Altera FPGA, CPLD